在面對必須延長電池壽命的需求時，很多系統(tǒng)設計師認為單個芯片所消耗的功耗比兩個芯片要少。原因似乎很簡單：芯片間通信比單個芯片工作消耗更多的功耗，兩個芯片上有更多的晶體管，因此要比有相同功能的單芯片有更多的漏電流。但功耗節(jié)省技術卻給這種傳統(tǒng)觀點迎頭一擊。

DSp設計師將更多的功能，如加速器、通信模塊和網絡外設集成到DSp芯片上，使芯片對工程師更為有用。但這種更強大的芯片在完成簡單的內務管理或監(jiān)控任務時，會消耗比該任務所需更多的功耗。在多種情況下，設計師無法只啟用DSp芯片中所需部分的功能。

在某些應用中，微控制器(MCU)可執(zhí)行相同的系統(tǒng)監(jiān)控任務，而比DSp消耗更少的功耗。所以，雙芯片的架構：DSp及MCU也是可行的。因此，使用一個低功耗DSp作為主處理器，另一個低功耗MCU作為系統(tǒng)監(jiān)控器，就可延長單個DSp完成相同任務所消耗的電池壽命。為了幫助節(jié)省功耗，工程師在選擇DSp時要考慮以下因素：

尋找較大容量的片上內存。DSp訪問芯片外存儲器時總會消耗更多功耗。外部DRAM存儲要恒定的功耗，這會消耗電池的電能。選擇一個可啟動和關閉外設的DSp。有一些DSp可對不活動的片上外設自動斷電，這種能力供應了多種級別的控制和功耗節(jié)省。選擇一個在不同功耗級別能實現(xiàn)多種待機狀態(tài)的DSp。多電源可節(jié)省更多能耗。選擇供應了能優(yōu)化功耗使用并降低功耗的開發(fā)軟件的DSp。工具應讓開發(fā)人員輕松地動態(tài)改變芯片的電壓和頻率、管理電源狀態(tài)，幫助他們評估和分析功耗信息。MCU消耗較少電流

在某些應用中的MCU中，低功耗的半導體工藝可降低晶體管漏電流，幫助芯片設計師優(yōu)化低功耗運行。可惜的是，低功耗工藝會限制MCU性能。例如，一個TexasInstrumentsMSp430MCU在待機模式下消耗500nA電流，最大時鐘頻率為16MHz。而TMS320C5506DSp運行的最大時鐘頻率為108MHz，在待機模式下消耗10µA電流。這表明它消耗了比MSp430高出20倍的電流。

從以前的發(fā)展歷程上看，一直由軟件控制內部MCU外設，這表明CpU總保持活動狀態(tài)。但新的中斷驅動（interrupt-driven）外設只要較少的軟件開銷，允許MCU在多數(shù)時間保持待機模式。以內部模數(shù)轉換器（ADC）硬件為例，它可自動掃描輸入通道、觸發(fā)器轉換和執(zhí)行DMA傳輸，來處理接收的數(shù)據(jù)采樣任務。結果，ADC幾乎是自發(fā)地運行，CpU只用很少的時間為其供應服務，MCU節(jié)省了功耗。

多時鐘降低功耗要求

MCU的時鐘系統(tǒng)設計還可幫助降低功耗。圖1中的電路圖顯示了由單個晶體運行的兩個時鐘。MCU通常使用一個32kHz晶體，但不一定會同時生成內部時鐘信號、系統(tǒng)時鐘（MCLK）和輔助時鐘（ACLK）信號。通常，晶體只生成ACLK信號。MCU的低功耗外設使用同時驅動MCU實時時鐘的32kHz輔助時鐘，高速數(shù)字控制振蕩器(DCO)生成CpU和高速外設的系統(tǒng)時鐘信號。

DCO能以幾種方式生成時鐘信號，每種都有不同的性能和功耗特點。從低到高的功耗，這些時鐘模式有超低功耗振蕩器（VLO）、3kHz晶體到DCO。為了降低功耗，設計師在閑置模式下使用最低的時鐘(VLO或32kHz晶體)，當應用要CpU的活動處理時，實現(xiàn)了高頻DCO。DCO可在不到1µs的時間內進入活動狀態(tài)并達到完全穩(wěn)定。這種即時啟用的能力節(jié)省了時間和功耗。注意，在活動處理過程中使用低頻率的低功耗時鐘會比切換到更快的時鐘下消耗更多的的功耗。在較高的功耗活動模式下，低頻時鐘使CpU花費更多的時間在特定的任務上。

除了對某些外設使用低速時鐘節(jié)省功耗外，MSp430MCU還供應了超低功耗振蕩器來生成ACLK信號。在其待機功耗運行模式(LpM3)下，在ACLK運行和所有中斷啟用狀態(tài)下，MSp430MCU通常消耗不到1µA的電流。所以，低功耗的MCU在保持實時的時鐘或管理電池充電過程中比DSp消耗更少的功耗。而且，將這些任務交給MCU也可將DSp解脫出來，使其可執(zhí)行其擅長的的信號處理任務。