多年以來，從事電源管理業務的半導體制造商盡力跟上終端系統用戶的需求。越來越多的便攜式電子產品在功能上花樣翻新，這些產品需要峰值性能，要求設計者在設備的物理尺度內實現盡可能高的效率。雖然電池行業努力開發具有比傳統鎳鎘（NiCd）電池電量更高的替代電池技術，但還遠不能滿足新一代便攜設備對能量的需求。因此，便攜式應用不得不尋求在低功耗電路設計上的創新開發，使設計工程師可以讓終端系統以盡可能高的效率使用電池資源。在便攜式設備中，元器件是功耗預算的主要部分，而且很顯然，要跟上需求的變化，半導體器件制造商需要不斷創新，幫助降低便攜式產品的功耗。

以手機為例，降低模擬和數字基帶芯片等手持設備中主要器件的工作電壓是降低功耗的辦法之一。在不需要DSp或微處理器發揮最大性能的時候，可以降低內核供電電壓，并且降低時鐘頻率。越來越多的新一代低功耗應用采用了此項技術，以盡可能地節約系統能量。公式pC~(VC)2.F描述了一個DSp內核的功耗，這里，pC是內核的功耗，VC是內核電壓，F是內核時鐘頻率。降低內部時鐘頻率可以減少功耗，降低內核供電電壓可以把功耗降得更多。

先進的硅片和封裝技術能起到什么作用

有很多音箱新興高耗電便攜式設備性能的設計因素，本文將主要以在低電壓應用中最常見的功率開關功率MOSFET為例，說明最新的硅技術突破在增加電源需求上的影響。為說明這些技術進步的影響，有必要了解功率MOSFET的一些關鍵參數。

通道的導通電阻（rDS(on)）是由通道的橫向和縱向電場控制的。通道電阻主要由柵源電壓差決定的。當VGS超過門限電壓(VGS(th))，FET開始導通。許多操作要求開關接地點。功率MOSFET通道的電阻與由公式R=L/A確定的物理尺寸有關，這里?是電阻率，L是溝道長度，A是WxT，即溝道的橫截面積。

在通常的FET結構中，L和W是由器件的幾何尺寸確定的，而溝道厚度T是兩個耗盡層之間的距離。耗盡層的位置會隨柵源偏置電壓或漏源電壓而變。耗盡層的位置會隨柵源偏置電壓或漏源電壓而變。當T在VGS和VDS的影響下減小到零時，兩個對邊的耗盡層就會連在一起，增加的溝道電阻(rDS(on))會接近無窮大。

圖1是rDS(on)與VGS特性的關系曲線。區域1對應的是累積電荷不足以產生反向的情況。區域2對應的條件是有足夠的電荷，使p區的一部分反向并形成溝道，但這還不夠，因為“空間電荷”效應也是很重要的。區域3對應的是電荷有限的情況，當柵體電勢升高時，rDS(on)沒有明顯變化。

圖1:rDS(on)與VGS特性的關系曲線

閾值電壓(VGS(th))是用來描述需要多大電壓來使溝道導通的參數。VGS控制著飽和電流ID的大小，VGS增加會使常量ID變小，因此需要更小的VDS來達到曲線的拐點(圖2所示)。

（圖中文字：在額定RDS(on)和1.5V電壓下，驅動電路不需要電平轉換電路就能導通MOSFET）

圖2:不同柵極電壓下rDS(on)與Id的關系曲線(資料來源:VishaySiliconix)

可以通過采用低閾值電壓的晶體管來實現高速性能和低功耗工作。在信號路徑上使用低閾值功率MOSFET，可以降低供電電壓(VDD)，從而在不影響性能的前提下減少開關功率耗散。這就是為什么，為滿足用戶在降低功耗、延長電池壽命方面與日俱增的需求，許多用于便攜式電子系統的ASIC采用1.5V左右的內核電壓進行工作。然而直到現在，由于缺少能在這樣低的電壓下導通的功率MSOFET，設計者如果不使用電平轉換電路，就難以發揮低于1.8V的電壓在降低功耗上的好處，而使用電平轉換電路會使電路變得更復雜，同時也會增加功耗。VishaySiliconix在業界率先推出了一系列突破性的功率MOSFET，能保證在1.5V電壓下導通，從而解決了這個難題。

（圖中文字：在額定RDS(on)和1.5V電壓下，驅動電路不需要電平轉換電路就能導通MOSFET）

圖3，減小VGS(th)能夠讓驅動器用更低的輸出電壓使開關導通，減少所需的電平轉換電路

從以往的經驗來看，我們需要一個不低于1.8V的閾值電壓對所有功率MSOFE中閾值點的負溫度系數進行補償。如果器件工作在125℃的溫度下（這在便攜式應用是很可能出現的情況），現有的MOSFET設計不得不提高MOSFET的閾值電壓，防止MOSFET發生自導通，因為即便所施加的VGS為0V，低閾值電壓的MOSFET也可能發生自導通。

尤其是便攜式設備和手機對多媒體功能的要求是永無止境的。設計者要盡力提供更強的數據處理能力，同時盡量滿足下一代便攜式設備的特殊電源需求。不過毫無疑問的一點是，采用先進硅片工藝和封裝技術的功率MOSFET將能夠提供設計者所期望的電源效率、超小尺寸和低成本，把這些多媒體手機由設想變為現實。